SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Publication number: JP62045161 (A)

Publication date: 1987-02-27

Inventor(s): YAMAMOTO YUKIO; FURUKI AKIRA

Applicant(s): HITACHI LTD

Classification:


- international: H01L27/04; H01L21/822; H01L27/02; H01L27/04; H01L21/70; H01L27/02; (IPC1-

7): H01L27/04

- European: H01L27/02B4F8 Application number: JP19850184138 19850823 Priority number(s): JP19850184138 19850823

Abstract of JP 62045161 (A)

PURPOSE:To protect resistance element from breakdown caused by curernt concentration and improve reliability of an IC by connecting a plurality of the straight resistance elements with conductive layers composed of different material from the resistance material. CONSTITUTION: A field insulating film 2 is provided on a P&It;-&qt; type semiconductor substrate 1 and an N-channel type MISFET 4, an N-channel tpe clamping MISFET 5, resistance elements 6 and a bonding pad 7 are formed on it. Conductive layers 8 are connected to them through contact holes 9. The resistance element 6 are composed of polycrystalline sílicon leyers and arranged linearly and connected in series with conductive layers 8E.; Therefore, curved parts are eliminated from individual resistance elements 6 and current concentration can be avoided so that the breakdown of the resistance elements can be avoided and the reliability of the IC can be improved.





Dete supplied from the esp@cenet database - Worldwide

(n) 日本国特許庁(IP) (n) 特許出願公開

@ 公 開 特 許 公 報 (A) 昭62-45161

@Int Cl 4 H 01 L 27/04 識別記号

庁内整理番号 P-7514-5F @公開 昭和62年(1987)2月27日

審査請求 未請求 発明の数 1 (全6頁)

63発明の名称 半導体集積回路装置

@特 頤 昭60-184138

②出 簡 昭60(1985)8月23日

危発 明 者 66発明者 古 木

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 幸 夫 晃 小平市 l-水本町1450番地 株式会社日立製作所武蔵工場内

株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 卯出 願 人

弁理士 小川 勝男 外1名 郊代 理 人

明相書

発明の名称 半導体集積回路装置 修修請求の範囲

1. 直線状の複数の抵抗索子をそれと異る源電層 で説列に接続したことを特徴とする半導体集積回

88 W M. 2. 前記抵抗素子は、チップの外部端子に接続し てあることを特徴とする特許請求の範囲第1項記

裁の単導体集積回路装置。 3. 韓記紙抗弱子は多結晶シリコン層からなるこ

とを始めとする特許周束の範囲第1項記載の半額 体集積回路装置。

4、 前忽抵抗激子は半導体基板の表面の半導体領 成からなることを特徴とする特許請求の範囲第1 項記載の半導体集積回路装置。

発明の詳細な説明

[技術分野]

水器明は、抵抗患子に関するものであり、特に 半激体集積回路装置の抵抗素子に適用して有効な 技術に関するものである。

[背景技術]

MOSPETを備えた半導体集積回路装置に代 表されるM 1 S 熨半導体集積回路装置では、一般 に、ポンディングパッド、特に入力用のポンディ ングパッドに抵抗薬子及びダイオード等のスイッ チ素子を含む入力保護回路が接続される。入力端 子に印加される過大な電気エネルギーによる半導 体楽子の破壊を防止するためである。

前記入力保護回路の抵抗岩子を、その占有面積 を小さくし、かつ所定の抵抗値を得るために、蛇 行した形状にすることが考えられる。しかしなが ら、 本 雅明者は、 蛇行した 抵抗 素子 が 過大な 龍 気 エネルギーによって破壊されることを見出した。 電流が抵抗素子の曲線部に集中するからである. なお、過大な電気エネルギーによる半導体素子 の砂塊を防止する技術については、例えば特額間 59-152998号に記載されている。 「孫明の目的]

本発明の目的は、半導体集積回路装置の信頼性 を向上する技術を提供することにある。

本発明の他の目的は、抵抗著子の抵抗額を増大 させ、かつ半導体振視固路装置の集積度を向上す る技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明報書の記述及び添付図面によって明ら かになるであるう。

[福明の経要]

本版において開示される発明のうち、代表的な ものの概要を経単に説明すれば、下記のとおりで ある。

すなわち、直線状の複数の抵抗素子をそれと異 る源程房で直列に接続したものである。

以下、本発明の構成について、実施例とともに 説明する。

F ## ## I 1

第1回は、平理体条経回路教配の入力保護回路 の平面図、第2回は第1回の A - A 切断終におけ る新面図、第2回は第1回の B - B 切断線におけ る新面図である。なお、第1回は構成を見易くす ストルにフィールド場路間以外の熱震側を図示し

ン財からなる。ゲート電機12は、リン、ヒ素等

ていない。

第1回乃至第3回において、1はp 型平導体 拡板であり、表面に機化シリコン膜からなるフィ ールド絶縁膜2が設けてある。また、フィールド 総線膜2の下にp型チャネルストッパ領域3が設 けてある。

4はNチャネル型MISPET、5はNチャキル型クランプ用MISPET、6は始気着チ、7はポンディングパッドであり、それの間をアルミニュウムがからなる環境用のがほだしている。 波域孔9を通してである。 版就素子6とクランプ 用MISPETSとで、半導体集積回路装置の入力保運問路を持成している。 がまる。

前記Nチャネル型MISFET4は、n・監等 選体領域10、ゲート総線数11、ゲート電極1 2とで構成してある。n・型単導体領域10は、 リン(P)、上海(As)等のn型不減物を平場 体基板10表面に導入してなる。ゲート総線数1 1は、光度体体域1表面の酸化による機化シリコ

のn型不純物を含有させた多結晶シリコン層から なる。しかし、ゲート電極12は、前記多結晶シ リコン麿に限定されない。何えば、モリブデン (Mo), タングステン (W), タンタル (Ta) 、チタン (Ti) 等の高機点金属層で形成しても よい。また、その高融点金属のシリサイド層で形 成してもよい。さらに、多結晶シリコン層の上に 前記高陽点金鳳別またはシリサイド層を設けて構 成してもよい。ドレイン領域となるn゚型半準体 領域10には、察徴別8Aを通して電源電位 Vcc、 例えば、5 [V]を印加する。ソース領域となる n・別光遊体領域10には、渡世暦8Bを通して 総換徴位Vss、例えば0[V]を印加する。 N^{が型}クランプ用MISFET5の構成はN^が 形MISFET4と同様の構成である。しかし、 ゲート世福12と一方のn *型半導体領域10と が、選電別BCを通して電気的に接続してある。 すなわち、ダイオード形態に接続されている。他 カのn * 別光液体領域10は、進低財8Dによっ

て抵抗素子 Gと N チャネル型M ISFET 4 のゲ ート電揺12とに接続してある。ポンディングパ ッド7から流入した過大な電気エネルギーを抵抗 素子6で減衰させた後、n゚型半導体領域10と 光波体 拡切 1 との間のサーフェイスプレイクダウ ンによって平源体基板1内へ放出するためである。 抵抗弱子らは、多結晶シリコン層からなる。こ の多結晶シリコン暦には、リン、ヒ素等のn型不 頼物が導入してある。MISFET4及びクラン プ用MISFET5のゲート電極12と同一工程 で形成したからである。なお、MISFET 4及 びクランプ用MISFET5のゲート電轭12を 高融点金属圏又はそのシリサイド層で形成する場 合には、抵抗素子 6 をゲート電極 1 2 と別工程で 形成すればよい。しかし、前記ゲート電極12を 多結晶シリコン層の上に高限点金属層あるいはシ リサイド間を設けて構成する場合には、そのゲー ト電圧12と同一工程で形成することができる。 次のようにすればよい。まず、ゲート電板12と 関一工程で、多結晶シリコン層とこの上の高融点

特開昭62-45161(3)

金属層あるいはシリサイド層とからなる能検素手 6を形成する。この後、総抗業子6における多緒 あシリコン層の上の高融点金属層あるいはシリサ イド層をエッキングすればよい。エッチングは、 抵抗業子6を貫出するようなパターンのレジスト マスクを半導体出版1上の全面に形成して行えば よい。

前記能抗粛子6性、第1関に示したように、直 領状に形成してちる。また、複数の医離状の駆抗 カテ6を準理層8m 直列に接続してある。この ため、個々の抵抗菌子6に由縁部分がない。また、折曲げたような角部がない。このため、電波 は抵抗剤子6内を一根に流れる。すなわち、抵抗 オテ6内において、電波集中が行らない。したが って、ボンディングパッドブから強入した過大な 電気エネルギーも延続調子6内を一個に流れる。 このため、抵抗剤子6内を一個に流れる。 このため、抵抗剤子6内を一個に流れる。 このため、抵抗剤子6内を一個に流れる。 このため、抵抗剤子6内を一個に流れる。 このため、抵抗剤子6内を一個に流れる。 このため、抵抗剤子6内を一個に流れる。

なお、過大な態気エネルギーによるMISFE

しかし、未実施例では、添「町に売したように、 故の部域別するを並列に配置し、これらの態状 海子らを増化剤のBで直列に接続してある。この ため、ポンディングパッドフとクランプ用MIS FETら及びMISFET4との間の間隔を縮少 することができる。すなわち、半導体無額回路袋 別の毎期度を向上できる。

また、複数の抵抗素子6を直列接続したことに よって、抵抗素子6の長さの認和が長くなる。こ のため、抵抗権の総和が増大する。したがって、

抵抗素子6による過大な電気エネルギーの減衰が 大きくなる。すなわち、入力保護回路の信頼性を 向上することができる。

なお、駆抗無子の6 はボンディングパッドワとの 接触部分および配さ第一6 と環境間6 E との接続 部分が、過去な電気エネルギーによって破壊され ることはない、抵抗消子 6 と、ボンディングパッ ドフ及び再世間6 E E との被着面似が充分に大きい ため、批抗消子をを被嫌する程の電流集中が起こ たかのか。

に よる P S G 膜と この上の 窒化 シリコン 膜 からな る。

[実施例Ⅱ]

第4回は半速体集積回路装置の入力集積回路の 平面回、第5回は第4回のA - A 切削線における 新面回、第6回は第4回のB - B 切削線における 新面回のたる。なお、第4回は排成を見易くする ためにフィールド結株膜2以外の結板膜を関示し ていない。

本実施例の低抗素子15は、n° 型半導体領域 からなる。この抵抗第子15 が複数形成してある。 SFET4 最近クランプ用M I SFET5 のn° 型半導体領域10と同一工程で形成したものである。また、抵抗素子15 の表型にグート・純軟頂1 1 が形成してある。M I SFET4 及びクランプ M I SFET5のゲート機械関11を形成する

特開昭62-45161(4)

際に抵抗者子15の表面が優化されるからである。 第4回に示すように、健々の抵抗者子15が直 域穴をしている。このため、ポンディングパッド 7から流入した過火な電気エネルギーが抵抗者子 15内の一部に鉄中することがない。このため、 電気エネルギーの集中による異常な熱の発生がない、したがって、抵抗者子15の植類性が向上 できる。すなわち、抵抗者子15の植類性が向上 する。

一方、抵抗素于15と半導体基項 1との間でダイオードを構成している。このため、過大な電気 近 1 内へ放出される。ところが、電池集中が起ると、その集中した部分から放出することになる。このため、放出する配の電流前度が天きくなり、具常な熱を発生する。すなわる、抵抗素子とくなり、異常体熱 仮 1 との間の貯倉を破損する。しかし、本実施例によれば、過大な電気工作が回る面でを放けてよりにある。

が集中しないため、プレイクダウンが抵抗素子 1 5と半導体 基度 1との接合面の金銭で略同時に起 るからである。すなわち、抵抗素子 15と半導体 基板 1とで構成されるダイオードの個観性が向上 する。

なお、紙裁案子15は、p"型半導体領域で構成してもよい。このp"型半導体領域からなる低 就第子15は、n"型半導体基板に形成すればよい。またはp"型字導体基板1の表面にn型 エル領域を設け、このウェル領域に形成してもよい。また。抵抗業子15をp"型半準体域域で構成する場合には、Pチャネル型M15FETのソース、ドレインと同一工程で形成すればよい。

すなわち、抵抗素子15は、半導体領域の導電 型に限定されない。

一方、本実施何では、括抗第子15間をアルミニュウム層からなる郷電層85で接続してあるが、 多結品シリコン層はよって接続してもよい。この 参結品シリコン層は、MISFETのゲート電便 12と同一工配で形成さればよい、したがって、

高陸点金属、またほその高陸点金属のシリサイドで接続してもよい。さらに、多岐点シリコン層の した高陸点金属又はそのシリサイドを設けて構成 した準度層によって接続してもよい、抵抗素子1 5の知部のゲート機能側11は、MISFET4 及びクランプ用MISFET5のゲート電採12 を形成する以前に選択的に除去して回口しておけばよい。

「動取了

本願によって開示された新規な技術によれば、 次の効果を得ることができる。

- (1) 模数の直線状の総核素子をその総核素子 と残る課度制で変列に接続したことにより、抵抗 第子内で電後が銀中することがなくなるので、電 気災中による経核素子の破壊を防止して超核素子 の個額性を向上することができる。
- (2) ・入力保護国路を構成する抵抗素子を、複数の直線状の拒抗素子とし、それらを並列に配配 し抵抗素子と良る薄電層で直列接続したことによ リ、ボンディングパッドとクランプ用MISFE

Tまたはパッファ回路等を構成するMISFET との間が縮小されるので、半導体銀積回路装置の 銀積度を向上することができる。

- (3) . 直線状の抵抗素子複数設けそれを直列接 該したことにより、抵抗素子による過剰な電気エ ネルギーの設養率が大きくなるので、入力保護回 筋の信頼性を向上することができる。
- (4)、直転状の半導体領域からなる起転業子を 離電層で成列接続したことにより、前距半導体両 域と半導体延延とで構成されるダイオードのプレ イクダウンが、半導体領域の接合面の鳴金域で生 じるので、簡記ダイオードのプレイクダウンによ る破壊を防止して入力保護回路の信頼性を向上す ることができる
- 以上、本発明を実施例にもとずき具体的に限明 したが、本発明は前記実施例に限定されるもので はなくその要旨を逸認しない範囲において種々変 形可能であることはいうまでもない。

例えば、前記実施例は、抵抗素子に接続された 半導体素子をMISFETとしたが、抵抗素子に

特開昭62-45161(5)

設設する半導体集子はパイポーラトランジスタで もよい。さらに、半導体基板の課電電圧開定され るものではない。また、総抗素子とポンディング パッドとの間にクランプ用MISFETの代りに もよい。また、クランプ用MISFETの代りに PN接合ダイオード等の他の適当なスイッチ菓子 を用いてもよいことはいうまでもない。

図面の簡単な説明

第1回は実施例1の半導体集積回路装置の入力 保護回路の平面図、

第2回は第1回のA - A 切断線における新画図、 第3回は第1回の8 - B 切断線における新画図


第4回は実施例目の半導体集積回路装置の入力 保護回路の平面回、


第5回は第4回のAーA切断線における斯面圏、 第6回は第4回のBーB切断線における斯面圏

1 …半導体基板、2 …フィールド絶縁膜、3 …チャネルストッパ領域、4 … M I S F B T 、5 … ク

ランプ用MISFET. 6、15 - 総抗海子、7 ・ボンディングパッド、8 - 溥電層、9 - 接続孔、 10 - 半導体領域、11、13、14 - 純森膜、 12 - ゲート電極。

代理人 非理士 小川勝男





第 4 図

